PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2000-193941

(43)Date of publication of application: 14.07.2000

(51)Int.CI.

G02F 1/133 G09G 3/20

G09G 3/36

(21)Application number: 10-370029

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

25.12.1998

(72)Inventor: FUJIWARA HISAO

YAMAGUCHI TAKASHI

OSADA HIROYUKI

IIDA RIEKO ITO TAKESHI


(54) LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

a display device and to prevent the luminance difference from being disturbed by varying dynamic ranges and offset values of display signal voltages with respect to the characteristic fluctuation generated in a characteristic of applied voltage versus transmissivity(V-T).

SOLUTION: A V-T fluctuation detecting circuit 1 operates in one vertical blanking period by a timing signal for detecting V-T fluctuation 16 from a display timing controller 8 and the results are reflected in an analog voltage generating circuit 6 and a video signal 9 and a synchronizing signal 10 are inputted to the display timing controller 8. New display signal voltages in which correction values produced by the analog voltage

PROBLEM TO BE SOLVED: To enhance the contrast of



generating circuit 6 are added to display signal voltages produced by a signal line driver 4 are applied on pixel electrodes in a liquid crystal panel 2. Thus, amplitudes and the symmetry of voltages driving the liquid crystal panel 2 can be varied by varying a low voltage-side reference signal 14 and a high voltage-side reference signal 15 which are to be supplied to

the circuit 6.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開2000-193941

(P2000-193941A) (43)公開日 平成12年7月14日(2000.7.14)


(51) Int. Cl. 7		識別詞	记号		FI			テーマコード(参考)		
G 0 2 F	1/133	560	ס		G 0 2 F	1/133	560		2Н093	
G 0 9 G	3/20	676)		G 0 9 G	3/20	670	L	5C006	
	3/36					3/36			5C080	
	審査請求	未請求	請求項の数8	OL		(全20頁)				
(21)出願番号	特願平10-370029				(71)出願人	000003	078			
						株式会	社東芝			
(22)出願日	平成10年12月25日(1998.12.25)					神奈川県川崎市幸区堀川町72番地				
					(72)発明者	藤原	久男			
						神奈川	県横浜市	磯子	区新磯子町33番地	株
						式会社東芝生産技術研究所内				
					(72)発明者	山口	剛史			
						神奈川	県横浜市	磯子i	区新磯子町33番地	株
						式会社	東芝生産	技術	研究所内	
					(74)代理人	100083	161			
						弁理士	外川	英明		
					最終頁に続く					

(54) 【発明の名称】液晶表示装置

(57)【要約】

【課題】液晶パネルのV-T特性のシフトや、温度変化 などに起因するV-T特性のダイナミックレンジ変動に よる表示特性の劣化を防止する。

【解決手段】マトリックス状に配置されたアクティブ素 子を有し、自発分極性の液晶材料を使用した液晶表示装 置において、 V-T特性に生じた特性変動に対して表 示信号電圧のダイナミックレンジやオフセット値を可変 とすることにより画質劣化を低減する手段を有する。



【特許請求の範囲】

【請求項1】自発分極を有するスメクチック系液晶材料 からなる液晶層と、この液晶層を挟む第1の電極及び第 2の電極と、前記第1の電極に表示信号電圧を供給する 第1の駆動回路と、前記第2の電極に対向電圧を供給す る第2の駆動回路とを具備する液晶表示装置において、 前記液晶層の分極反転電流からV-T特性のオフセット 電圧及び非飽和領域を検出する検出手段と、前記オフセ ット電圧及び非飽和領域のフィールド間における変動量 が小さくなる様に前記表示信号電圧或いは前記対向電圧 10 に補正値を加える補正手段とを具備する事を特徴とする 液晶表示装置。

1

【請求項2】前記検出手段は、前記液晶表示装置へ入力 される映像信号の垂直ブランキング期間に所定の検出信 号を前記液晶層に印加して得られる前記液晶層の分極反 転電流から前記オフセット電圧及び非飽和領域のフィー ルド間における変動量を検出することを特徴とする請求 項1に記載の液晶表示装置。

【請求項3】前記オフセット電圧は前記分極反転電流の 尖頭値から検出し、また前記非飽和領域は前記分極反転 20 電流変化の絶対値が零に漸近する点を検出することによ り行うことを特徴とする請求項2記載の液晶表示装置。

【請求項4】液晶材料の分極反転電流により検出された 液晶材料の特性変化検出結果に基づき、液晶に印加され る画像表示信号電圧のダイナミックレンジ、または、表 示信号電圧のオフセット電圧値、または、前記表示信号 電圧のダイナミックレンジおよび前記表示信号電圧のオ フセット値の双方を可変とする事を特徴とする請求項2 記載の液晶表示装置。

【請求項5】前記変化量が所定の値を超えた場合には、 前記表示信号へ補正値の印加は行わず、前記液晶層の配 向処理信号を印加または前記液晶層への印加電圧を零に する事を特徴とする請求項2記載の液晶表示装置。

【請求項6】前記変化量が所定の値を超えた場合には、 前記液晶表示装置に装備されているバックライトに供給 する電力を可変とするを特徴とする請求項2記載の液晶 表示装置。

【請求項7】前記第1の駆動回路は信号線ドライバであ り、前記補正手段は表示信号電圧に加える補正値を形成 するアナログ電圧発生回路であることを特徴とする請求 40 項2記載の液晶表示装置。

【請求項8】前記第2の駆動回路は対向電極駆動回路で あり、前記補正手段は電流変動検出回路である事を特徴 とする請求項2記載の液晶表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、液晶材料として強 誘電液晶または反強誘電液晶等の自発分極を有するスメ クチック系液晶材料を用いた液晶表示装置に関する。

[0002]

【従来の技術】強誘電性液晶 F L C (Ferroelectric Liq uid Crystal)や、反強誘電液晶AFLC(Anti Ferroele ctric Liquid Crystal) といった自発分極を有するスメ クチック系液晶材料を用いた液晶表示装置では、通常の TN液晶(Twisted Nematic Liquid Crystal)液晶に比 べて応答速度が2~3桁ほど高速であり、また広視野角 を有するため、次世代の液晶表示素子の材料として期待 されている。

【0003】その様な優れた特徴の一方で、AFLC材 料は温度変化に対する透過率の変化が敏感であるという 問題がある。 図23に温度変化に対する印加電圧対透 過率特性 (V-T: Voltage - Transmittance) 特性の 変化を示す。温度T2の印加電圧と透過率の特性で映像 表示特性を設定しても、液晶材料の温度がT3に上昇し た場合には、T2の場合よりも低い印加電圧で表示特性 が飽和してしまうために、いわゆる「白ツブレ」現象の 画質劣化を生じてしまう。また、「白ツブレ」現象を回 避するためT3において映像表示特性を設定した場合に は、T2、T1等の低い温度(T3>T2>T1)の場 合にはより高い十分な透過率が得られないため、コント ラストが低く十分な画質を得ることができないという問 題がある。

【0004】また、固有または電場を印加することによ り誘起される自発分極を有する液晶材料においても通常 のTN液晶の場合と同様に、正極性と負極性の対称駆動 条件が変動した場合には液晶セルの印加電圧対透過率特 性(V-T)に変動が生じ、その変動、つまりV-T特 性に正極性または負極性のオフセット電圧が加わった場 合と同様な変動が生じるため、そのV-T変動によって 表示特性の変化が生じ、それが画質劣化となる問題があ る。図24にAFLC液晶セルに印加する表示信号電圧 にオフセット電圧が加わった場合のV-T特性を示す。 同図において、T4は初期状態でありオフセット電圧は 零の場合であるが、T6は正極性側(プラス側)のオフ セット電圧が加わった場合であり、T5は負極性側(マ イナス側)にオフセット電圧が加わった場合である。同 図に示すように、液晶セルに印加する表示信号電圧にオ フセットが加わった場合にはV-T特性のシフトが生 じ、そのシフト後のV-T特性で映像信号の表示を行っ た場合には、正極性と負極性とで表示特性に非対称性が 生じるため、液晶パネルの駆動方法によっては、フリッ カー妨害、走査線方向の輝度差妨害(ライン妨害)、信 号線方向の輝度差妨害(縦ライン妨害)や画素毎の輝度 差妨害(ドット妨害)などの画質劣化を生じてしまうと いう問題がある。また、表示信号電圧にオフセット電圧 が加わるような駆動状態は、通常の動画像表示、つまり 毎フレーム毎の表示信号電圧に変化が生じている映像信 号のために正極性と負極性で対称な駆動とならない場合 に起こり易い。つまり通常の動画像を表示していても輝 50 度差妨害などの表示劣化は生じてしまうという問題があ

'

る。

[0005]

【発明が解決しようとする課題】従来の反強誘電性液晶材料を使用した液晶表示装置は、温度変化或いは正極性・負極性間でのオフセット電圧の変動に応じて表示信号電圧が変化し、コントラストの低下、ライン妨害・ドット妨害等の輝度差妨害が生じるという問題があった。本発明は上記問題点を鑑みたもので、その課題とするところは、コントラストの向上と輝度差妨害の防止を共に解決した液晶表示装置の提供とする。

3

[0006]

【課題を解決するための手段】上記目的を達成するために請求項1の液晶表示装置は、自発分極を有するスメクチック系液晶材料からなる液晶層と、この液晶層を挟む第1の電極及び第2の電極と、前記第1の電極に表示信号電圧を供給する第1の駆動回路と、前記第2の電極に対向電圧を供給する第2の駆動回路とを具備する液晶表示装置において、前記液晶層の分極反転電流からV-T特性のオフセット電圧及び非飽和領域を検出する検出手段と、前記オフセット電圧及び非飽和領域のフィールド20間における変動量が小さくなる様に前記表示信号電圧或いは前記対向電圧に補正値を加える補正手段とを具備する事を特徴とする。

【0007】請求項2の液晶表示装置は、請求項1において、前記検出手段が、前記液晶表示装置へ入力される映像信号の垂直ブランキング期間に所定の検出信号を前記液晶層に印加して得られる前記液晶層の分極反転電流から前記オフセット電圧及び非飽和領域のフィールド間における変動量を検出することを特徴とする。

【0008】請求項3の液晶表示装置は、請求項2にお 30 いて、前記オフセット電圧は前記分極反転電流の尖頭値 から検出し、また前記非飽和領域は前記分極反転電流変 化の絶対値が零に漸近する点を検出することにより行う ことを特徴とする。

【0009】請求項4の液晶表示装置は、請求項2において、液晶材料の分極反転電流により検出された液晶材料の特性変化検出結果に基づき、液晶に印加される画像表示信号電圧のダイナミックレンジ、または、表示信号電圧のオフセット電圧値、または、前記表示信号電圧のダイナミックレンジおよび前記表示信号電圧のオフセッ 40ト値の双方を可変とする事を特徴とする。

【0010】請求項5の液晶表示装置は、請求項2において、前記変化量が所定の値を超えた場合には、前記表示信号へ補正値の印加は行わず、前記液晶層の配向処理信号を印加または前記液晶層への印加電圧を零にする事を特徴とする。

【0011】請求項6の液晶表示装置は、請求項2において、前記変化量が所定の値を超えた場合には、前記液晶表示装置に装備されているバックライトに供給する電力を可変とするを特徴とする。

【0012】請求項7の液晶表示装置は、請求項2において、前記第1の駆動回路は信号線ドライバであり、前記補正手段は表示信号電圧に加える補正値を形成するアナログ電圧発生回路であることを特徴とする。

【0013】請求項8の液晶表示装置は、請求項2において、前記第2の駆動回路は対向電極駆動回路であり、前記補正手段は電流変動検出回路である事を特徴とする。ここでは、液晶層を挟む一対の電極は例えばガラス基板上にマトリックス配置された画素電極と、この画素電極に対向配置する対向電極である。これらの電極に印加する電圧は表示信号電圧であるが、この表示信号電圧は画素電極だけに印加するものではなく、2つの電極間で電界を形成できれば対向電極に印可しても良い。

[0014]

【発明の実施の形態】本発明では、液晶層の分極反転電流を検出することにより液晶層のV-T特性のオフセット電圧及び非飽和領域を検出することができる。その後、フィールド間でのオフセット電圧及び非飽和領域の変動量が小さくなるように補正値を算出し、この補正値を加えた表示信号電圧を液晶層を挟んだ電極に印加する。

【0015】検出手段は、特に液晶表示装置へ入力され る映像信号の垂直ブランキング期間に所定の検出信号例 えば三角波等を液晶に印加すること、或いは映像信号中 の特定信号により、その液晶材料の分極反転電流の変化 量を検出することにより行う。AFLCに三角波を印加 した場合、印加電圧がO[V]付近ではAFLCに流入 または流出する電流は尖頭(ピーク)値を示し、またV - T特性が飽和、すなわち最高透過率に達する電圧(V sat)付近ではAFLCに流入または流出する電流はほ ぼ零になる。従って、このI-V特性のピーク値のず れ、つまり印加電圧O[V]以外で生じるI-V特性の ピーク点(電圧)を測定することにより、V-T特性の オフセット電圧が検出でき、またI-V特性の零への漸 近点を測定することによりV-T特性の非飽和領域が検 出できる。これらの変化量は連続するフィールド間での 差を測定する事により得られる。

[0016]

【実施例】(実施例1)図1に本発明の実施例1に係る 液晶表示装置のブロック図を示す。同図に示すブロック 図では、通常の液晶表示装置に比べて液晶層のV-T変 動検出回路を有していることが特徴である。図2にV-T変動検出回路1の構成例を示すブロック図を示す。

【0017】以下、図1及び図2に沿って説明する。このV-T変動検出回路1は表示タイミングコントローラー8からのV-T変動検出用タイミング信号16により動作を開始する。動作は入力映像信号中で映像信号が無い時間、つまり有効走査時間以外の垂直ブランキング期間に行われる。動作は、1垂直ブランキング時間内に完50 了し、その結果が補正手段であるアナログ信号発生回路

6に反映される。ここで、9は映像信号、10は同期信 号であり、共に表示タイミングコントローラー8に入力 される。アナログ電圧発生回路6は信号線ドライバー4 へ供給しているアナログ信号、つまり補正値を作成する 回路である。信号線ドライバ4が作成する表示信号電圧 にこの補正値が加算された新しい表示信号電圧が液晶パ ネル2内の画素電極に印加される。従って、アナログ信 号発生回路6に供給する低電圧側基準信号14および高 電圧側基準信号15を可変とすることにより、液晶パネ ル2を駆動する電圧の振幅(ダイナミックレンジ)や対 10 称性(オフセット)を可変する事が出来る。ここで、液 晶パネルは、図示していないが、ガラス基板の表面に2 次元状でマトリックス状に画素電極 (第1の電極) が形 成されている。この画素電極と対向する位置に対向電極 (第2の電極) が形成されており、これら一対の画素電 極と対向電極間に液晶層を挟むことによって液晶パネル は構成されている。場合によっては、対向電極は別のガ ラス基板に形成しておき、2つのガラス基板で液晶層を 挟むようにしても良い。

【0018】なお、このV-T変動検出回路1がV-T 20 変動を検出する場合には電流検出回路105から信号線ドライバー4へV-T検出用アナログ信号12が供給される。従って垂直ブランキング期間の切り換え回路7の動作は、アナログ信号切り換え信号11により通常のアナログ信号発生回路6の出力ではなく、V-T変動検出回路1の出力を選択して信号線ドライバー4へアナログ信号を供給する。ここで、18は表示信号電圧データであり、19は走査信号データである。また、V-T変動検出回路1からの出力である対向電極駆動基準電圧17は対向電極駆動回路5に供給される。対向電極駆動回路305は適切なタイミングで対向電極印加電圧20を液晶パネル中の対向電極に供給する。

【0019】また、垂直ブランキング期間内に検出動作 を完了する事により、液晶パネル2に表示されている画 像には影響を与えずにV-T変動を検出することが可能 になる。なお、走査線ドライバー3は通常の垂直期間時 の動作のようにV-T変動検出回路1が動作中の場合に は液晶パネル2内のTFTへ表示信号電圧保持電圧を出 カし、信号線ドライバー4はV-T変動検出回路1が動 作中の場合に信号出力が可能な状態にしておく必要があ 40 る。信号線ドライバー4を通じて液晶パネル2の信号線 を駆動、つまりパネル内部の信号線と対向電極間に挟ま れた全液晶を駆動することにより、大面積の液晶パネル を駆動できるため、流れる電流も多くなりノイズの影響 を軽減できるため精度良く検出できる。図2中で、10 0は遅延回路、101はカウンタ、102はROM、1 03はD/A変換回路、104はオペアンプ、110は 電流変動検出回路である。ROM102からの出力であ る検出開始信号108、デジタル検出信号107、ラッ チパルスゲート信号160は電流変動検出回路110に 50

供給される。109は電流検出結果である。

【0020】図3に液晶パネル2に使用されるAFLC のV-T特性の一例を示す。図4はAFLCに三角波を 印加した場合の電流対印加電圧(I-V)特性の一例を 示す。図3と図4は同じ条件で、V-T、I-V特性を 測定し、かつ横軸(表示信号電圧の軸)を揃えて表示し てある。したがって、図3および図4から、AFLCに 三角波を印加した場合、印加電圧がO[V]付近ではA FLCに流入または流出する電流は尖頭(ピーク)値を 示し、またV-T特性が飽和、すなわち最高透過率に達 する電圧(Vsat)付近ではAFLCに流入または流出 する電流はほぼ零になることが分かる。 従って、この I-V特性のピーク値のずれ、つまり印加電圧O[V] 以外で生じるI-V特性のピーク点(V-T特性のオフ セット電圧)を測定することにより、V-T特性の非対 称性(オフセット)が検出でき、I-V特性の零への漸 近点を測定することにより、V-T特性の飽和電圧(V sat) の変化が検出できることがわかる。

【0021】図5に電流検出回路105の構成例のブロ ック図を示す。同図に示す電流検出回路105は電流検 出用抵抗111の両端の電位を比較し、その電位差によ り流れる電流値を検出する回路である。図5の例では、 通常の表示信号電圧が液晶パネル2へ表示されている状 態、つまりV-T検出用アナログ信号12が信号線ドラ イバー4に接続されていない状態、すなわち電流検出用 抵抗111の両端に電位差が乗じない状態を基準とし回 路調整がなされている。動作点設定用ボリューム116 で電流検出用抵抗111の両端に接続されたオペアンプ 113、115の動作点が設定され、そのオペアンプ1 13、115の差分、つまり電位差検出がオペアンプ1 14で行われる。オペアンプ114は、ゼロ調整用ボリ ューム117を調整してV-T検出用アナログ信号12 が信号線ドライバー4に接続されていない場合にオペア ンプ114の出力が0[V]となるように調整されてお り、アナログ信号12が信号線ドライバー4に接続され 電流検出用抵抗111に電流が流れて電位差が生じる事 により、電流が流入する場合には「+」側へ、電流が流 出する場合には「一」側へ、電流量に応じてオペアンプ 114の出力が変化する。ここで、112はオペアンプ 113、115の動作点設定用オペアンプである。

【0022】図6に電流変動検出回路110のブロック図、図7に第1の変動電流検出例を示すタイミングチャートを示す。図1~図7を用いて、I-V 特性の電流ピーク値を検出する場合の例を以下に説明する。

【0023】まず、表示タイミングコントローラー8からのV-T変動検出用タイミング信号16の垂直同期信号(VD)を遅延回路100により所定の時間だけ遅延させて、有効表示信号電圧の表示が終り十分な時間が経過してから動作を開始する。検出信号は、遅延されたVD信号によりカウンター101が動作を開始し、そのカ

ウンター101出力がROM (Read Only Memory) 102に入力されROM102から検出用デジタル信号107が出力される。検出用デジタル信号107はD/Aコンバーター103でアナログ信号に変換され、所定のゲインでオペアンプ104にて増幅されたアナログ検出信号106が電流検出回路105を通って切り換え回路7から信号線ドライバー4へ供給される。

【0024】三角波の検出用信号を印加した場合、電流 検出回路105で検出される電流検出結果109は図7 に示すような波形となる。その電流検出結果109は電 流変動検出回路110に入力される。電流変動検出回路 110において、電流検出結果109はオペアンプ12 0、121で絶対値化(全て「+」側の信号に)された 絶対値信号123にされる。この絶対値信号123はコ ンパレーター125で、ある所定の電位と比較され、I -V特性のピーク領域を検出するための検出時間枠12 6を作成する。電流変動検出回路110に入力された電 流検出結果109は、絶対値化されるとともに、オペア ンプ122で微分される。その微分出力124はコンパ レーター127で零との大小比較をされ、「+」側部分 20 を正論理パルスで、I-V特性のピーク相当をパルスの 立ち下がりとしてゼロクロス点出力128を出力する。 そのゼロクロス点出力128と1クロック遅らせた遅延 ゼロクロス点出力128とで排他的論理和回路129に おいて排他的論理和をとることによりゼロクロス点のみ を1クロック幅のパルスとしてゼロクロス点出力130 を得る。そのゼロクロス点出力130は論理積ゲート1 31で検出時間枠信号126と論理積をとられて、I-V特性のピーク点のみの時刻信号が得られる。そのピー ク点時刻信号は検出開始信号108でリセットされたフ 30 リップフロップ回路133および遅延素子132を通っ て論理積回路136、137に入力される。リセットさ れたフリップフロップ回路133はピーク点時刻信号に よりその出力信号134、135をピーク点時刻信号毎 に反転させる。その反転されたフリップフロップ出力信 号134、135とラッチパルスゲート信号160およ びピーク点時刻信号の論理積をとることにより、論理積 回路136からは三角波の上昇電圧印加時のI-V特性 ピーク時刻が、論理積回路137からは三角波の下降電 圧印加時のI-V特性ピーク時刻に対応したパルス(ピ 40 ーク時刻信号)が出力される。なお、検出開始信号10 8およびラッチパルスゲート信号160は検出用デジタ ル信号107を格納してあるROM102で一括して作 成される。たとえば、ROM102が8bit/wor d構成の場合、下位6ビットで検出用デジタル信号を作 成し、上位2ビットで検出開始信号およびラッチパルス ゲート信号を作成することより効率良くROMを使用し て各信号を作成することが可能となる。

【0025】得られた論理積回路136からの三角波の 上昇電圧印加時のI-V特性ピーク時刻信号と、論理積 50

回路137からの三角波の下降電圧印加時のI-V特性 ピーク時刻信号とで、ROM102からのデジタル信号 107が、ラッチ回路138、139にラッチされる。 つまりラッチ回路138には三角波の上昇電圧印加時の I-V特性ピーク時のデジタル信号が、ラッチ回路13 9には三角波の下降電圧印加時の I-V特性ピーク時の デジタル信号がラッチされる。また、それ以前、つまり 前回のV-T変動検出動作時にラッチされていた三角波 の上昇電圧印加時および下降電圧印加時のデジタル信号 は、VD信号により、このV-T変動検出回路1の動作 開始時に、ラッチ回路140、141にラッチされる。 ラッチ回路138、139およびラッチ回路140、1 41にラッチされている新旧の三角波の上昇・下降電圧 印加時のデジタル信号は減算機142で各々減算され、 前回のV-T変動検出動作からの変動が検出される。ま た、その変動量、すなわち減算結果は加算器143で加 算され、変動が同一方向の場合は強調するように、反動 がばらついた場合にはその誤差が少なくなるようにされ て、変動量がラッチ回路145にラッチされる。通常I -V特性が変動しない場合やピーク値の変動が不揃いの 場合はラッチ回路145の出力も小さいが、V-T特性 が同一方向に同時にシフト、つまりV-T特性のオフセ ット電圧200等の影響などでピーク値が同一方向にシ フトした場合にはラッチ回路145の出力も強調された 出力となるため、より正確な出力が得られる。144は クロック信号で論理積回路137からの出力パルスを1 クロック時間遅延させるためのラッチ回路である。ラッ チ回路145は係数ROM146で反転やノイズ分の低 減や所望のゲインが与えられて、D/Aコンバーター1 4 7.に出力される。D/Aコンバーター147出力は、 **反転電位調整用ボリューム153で電位調整をされなが** ら、オペアンプ148、149、150、151、15 2で演算されて表示用アナログ信号用低電圧側基準信号 14、および高電圧側基準信号15が作成される。例え ば、ラッチ回路145が「+」で係数ROM146から の出力は反転された「一」信号だった場合には、D/A 出力およびオペアンプ148出力も「一」信号となり、 結局表示用アナログ信号用低電圧側基準信号14、およ び高電圧側基準信号15も所定電位より低下するため、 駆動条件としては(対向電極電位を基準と考えた場合に は) 「一」オフセットを加える方向となり、「+」オフ セットが発生する駆動条件を補正することが出来る。つ まりラッチ回路145の出力が「+」の場合には「+」 のオフセットを補正する駆動条件に、ラッチ回路145 の出力が「一」の場合には「一」のオフセットを補正す る駆動条件に適応的に補正することができる。

【0026】図8にV-T変動検出回路1でのV-T変動検出により、対向電極駆動電圧を可変とする場合の電流変動検出回路110の構成例を示す。基本的な構成や動作は図6に示した構成例と同じである。図8に示した

電流変動検出回路110から出力される対向電極駆動基 準電圧17は、反転電位調整用ボリューム153で電位 調整されている通常の対向電極駆動電圧を、V-T変動 検出結果に応じて加減を行う。また、図8に示した電流 変動検出回路110では係数ROM146では入力信号 の極性に対して反転は行わない。例えば、ラッチ回路1 45が「+」で係数ROM146からの出力も「+」信 号だった場合には、D/A出力およびオペアンプ148 出力も「+」信号となり、対向電極駆動基準電圧17も 所定電位より上昇するため、駆動条件としては(対向電 10 極電位を基準と考えた場合には)表示信号電圧電圧に

「一」オフセットを加える方向となり、「+」オフセッ トが発生する駆動条件を補正することが出来る。つまり ラッチ回路145の出力が「+」の場合には「+」のオ フセットを補正する駆動条件に、ラッチ回路145の出 力が「一」の場合には「一」のオフセットを補正する駆 動条件に適応的に補正することができる。従って、この ような補正を行うことにより、発生したオフセットに対 して逆のオフセットを加えて、V-T変動を起こしたオ フセット電圧をキャンセルすることができるため、DC オフセット電圧による液晶表示装置の劣化を防止し、信 頼性を向上出来る。

【0027】なお、図6および図8に示した電流変動検 出回路110の動作の極性は係数ROM146で行って いるが、オペアンプ148、150、151、152で 極性の調整を行っても良い。

【0028】図9は電流変動検出回路110の変形例を 示すブロック図である。図9に示す電流変動検出回路1 10ではV-T特性の飽和、すなわち最高透過率に達す る電圧(Vsat)付近を検出する場合の構成例を示して 30 いる。このVsat 検出では、I-V特性のピーク検出の 場合と同様に、AFLCに三角波を印加し、そのときA FLCに流れる電流の変化量を検出することにより行 う。また、流れる電流が零に漸近する点(電圧)を検出 することにより、V-T特性のVsat を検出することが できる。図10にこの変形例の電流変動検出回路での変 動電流検出例を示すタイミングチャートを示す。 と図10を用いて以下にV-T特性のVsat 点を検出す る動作を説明する。

【0029】まず、Vsat 検出の場合も I - V特性のピ ーク検出の場合と同様に垂直ブランキング期間に三角波 の検出用信号を印加し、そのときに信号線ドライバー4 を通じて液晶パネル2へ流れる電流の絶対値123を求 める。電流の絶対値123はコンパレーター125で零 に近い値と比較され、比較レベルよりも絶対値が123 が高い場合に正論理レベルの比較器出力126を出力す る。この比較器出力126のパルスの立ち上がり、また は立ち下がりがI-V特性の零への漸近点、すなわちV -T特性のVsat 点に対応している。比較器出力126 は遅延させた比較器出力126と排他的論理和回路12 50

9で、パルスの立ち上がりおよび立ち下がり点が1クロ ック幅の漸近点信号130として出力される。その漸近 点信号130は検出開始信号108でリセットされたフ リップフロップ回路133および遅延素子132を通っ て論理積回路136、137に入力される。リセットさ れたフリップフロップ回路133はピーク点時刻信号に よりその出力信号134、135をピーク点時刻信号毎 に反転させる。 論理積回路136、137には、フリッ プフロップ回路133の出力信号134、135、およ び漸近点信号130、さらにラッチパルスゲート信号1 60が入力される。その結果、論理積回路136からは 正極性の三角波印加時のVsat 点が、論理積回路137 からは負極性の三角波印加時のVsat 点が出力される。 それら論理積回路136、137出力である三角波印加 時のVsat 点の信号によりROM102からのデジタル 信号107が、ラッチ回路138、139にラッチされ る。ラッチ回路138、139にラッチされる。ラッチ 回路138、139にラッチされたデジタル信号107 は減算器14で減算、つまり正極性のVsat 点から負極 性のVsat 点が減算され、その差が求められる。求めら れた差は印加電圧に対して透過率が変化する領域、つま り表示に使用可能な電圧範囲を表す値である。その使用 可能な電圧範囲(ダイナミックレンジ=V-T特性の非 飽和領域)200はラッチ回路145でラッチされ、係 数ROM146に入力される。ROM146では、ある 所定の条件で測定された基準ダイナミックレンジと入力 とROM146に入力されたダイナミックレンジとを比 較し、基準ダイナミックレンジより大きいダイナミック レンジが入力された場合には「一」の値を、基準ダイナ ミックレンジより小さいダイナミックレンジが入力され た場合には「+」の値が出力される。ROM146から 出力された値は、D/Aコンバーター147でアナログ 信号に変換され、オペアンプ148で適当なバイアスと ゲインが与えられた後、後段のオペアンプにアナログ信 号を供給する。オペアンプ149ではオペアンプ148 の出力が「一」の場合には出力電圧を低下させ、オペア ンプ148の出力が「+」の場合には出力電圧を上昇さ せる。また、オペアンプ152ではオペアンプ148の 出力が「一」の場合には出力電圧を上昇させ、オペアン 40 プ148の出力が「+」の場合には出力電圧を低下させ る。従って、オペアンプ148の出力が「+」の場合に はオペアンプ152、149出力間の電圧差は広がり、 つまり表示用アナログ信号用低電圧側基準信号14と高 電圧側基準信号15の電圧間の差は広がり表示用アナロ グ電圧発生回路6のダイナミックレンジが拡大される。 また、オペアンプ148の出力が「一」の場合にはオペ アンプ152、149出力間の電圧差は狭まり、つまり 表示用アナログ信号用低電圧側基準信号14と高電圧側 基準信号15の電圧間の差は狭まり表示用アナログ電圧 発生回路6のダイナミックレンジが縮小される。従っ

て、V-T特性のVsat 点の変動に合わせて表示用アナ ログ信号のダイナミックレンジも拡大・縮小が出来る。 例えば、図23に示すようにT3からT1に温度が変化 してV-T特性が変動した場合には、Vsat 点もT3よ り T 1 が広くなるため、表示用アナログ信号のダイナミ ックレンジも拡大されていく。従って、このような電流 変動検出回路の構成をとることにより、温度変化による V-T特性の変化が起こった場合にも適応的に表示信号 電圧のダイナミックレンジを可変出来るため、V-T変 動に起因する輝度低下や、「白ツブレ」などの画質劣化 10 は生じない。

【0030】なお、ダイナミックレンジ可変を決定する ROM146の出力を「+」または「-」としたが、R OM146の出力はオフセットが加わった値でも構わな い。また、図11に示すように、I-V特性のピーク変 動や、Vsat 点の変動の検出には、デジタル検出信号1 07以外にカウンター出力信号161を用いてもよい。 【0031】次にVsat 点検出でV-T特性のシフトを 検出するための電流変動検出回路11.0の構成例を図1 2に示す。図12に示す電流変動検出回路は図9の電流 20 変動検出回路とほぼ同じであり、動作もほぼ同じであ る。図12に示す電流変動検出回路の場合には、ラッチ 回路138、139にラッチされたデジタル信号107 を減算器14で減算する際に、絶対値回路162で絶対 値を求めてから、つまり正極性のVsat 点と負極性のV sat 点の印加電圧の絶対値を求めてから、減算器14で 差が求められる。従って、減算器14で求められた差分 値は、正極性のVsat 点と負極性のVsat 点の差であ り、V-T特性のシフト量そのものの値である。その差 分値は、I-V特性のピーク検出の場合と同様に、係数 30 ROM146で適当な制御値に変換された後、D/Aコ ンバーター147でアナログ信号に変換され、表示用ア ナログ信号用低電圧側基準信号14、および高電圧側基 準信号15が作成される。また図8に示すように、差分 値からのアナログ値で対向電極駆動電圧を可変してもよ い。その場合の電流変動検出回路110の構成例を図1 3 に示す。

【0032】また前述のVsat 点検出、つまりVsat 点 間の電圧差の検出とを組み合わせることにより、温度変 化によるダイナミックレンジ変動およびDCオフセット によるV-T特性の変動の双方に適応的に対応すること が出来る。

【0033】 (実施例2) 図14に、本発明の実施例2 に係る液晶表示装置のブロック図を示す。図14の例で は、実施例1のような切り換え回路によるアナログ信号 切り換えでのV-T変動検出信号の印加は行わず、信号 線ドライバー4に供給するデジタル表示信号電圧18を 所定の値とした場合に液晶パネル2に流れる電流を検出 することによりVーT特性の変動を検出する。図15に V-T変動検出回路の構成例を示す。図15では、V- 50 動と、V-Tが変動した場合にAFLCに流れる電流の

T変動検出のためのパターン発生回路は無く、電流変動 検出回路110のみで構成されている。図16に電流変 動検出回路110の構成例を示す。図17に図16の電 流変動検出回路動作のタイミングチャートを示す。図1 4、図16、図17を用いて以下に電流変動検出動作を 説明する。

【0034】この実施例2においても、垂直ブランキン グ期間内に検出動作を行うことにより、液晶パネル2に 表示されている画像には影響を与えずにV-T変動を検 出することが可能になる。垂直ブランキング期間内で有 効走査が完了して十分な時間が経過した後、表示タイミ ングコントローラー8からはV-T変動検出用のデジタ ル表示信号電圧18が信号線ドライバー4へ供給され る。通常、V-T変動検出用のデジタル表示信号電圧1 8は飽和領域の透過率に対して透過率50[%]程度の 透過率が得られる表示信号電圧レベルに設定する。ま た、表示タイミングコントローラー8からは、デジタル 表示信号電圧18と共にタイミング信号16が電流変動 検出回路110に供給される。信号線ドライバー4で は、全信号線を駆動するためのV-T変動検出用のデジ タル表示信号電圧18の受信が終了すると、そのデジタ ル表示信号電圧18に対応した表示信号電圧を液晶パネ ル2に供給する。電流変動検出回路110では表示タイ ミングコントローラー8からのタイミング信号16によ りピークホールドコンデンサ167をO[V] にリセッ トする。その後、タイミング信号16を遅延回路100 で遅延させた信号により、スイッチ回路165を閉じて 電流検出105からの電流検出結果109の取り込みを 開始する。その電流検出結果109はオペアンプ163 で電流増幅されて、電流のスイッチ回路165が閉じら れた後以降の電流のピーク値をピークホールドコンデン サ167に充電する。ピークホールドコンデンサ167 の値は電界効果トランジスター(FET)168に接続 されており、FET168を通してピーク値の読み出し が行われる。また、髙インピーダンスのFETでの読み 出しのため、次にリセットされるまでピークホールドコ ンデンサ167の値は保持されている。FET168を 通してピーク値の読み出しが行われたピーク値はオペア ンプ164で所定ゲインで増幅されA/Dコンバーター 169でデジタルデータに変換される。変換されたデジ タルデータは1走査線時間遅延回路170で遅延された タイミング信号により、ラッチ回路145にラッチされ る。ラッチされたデジタルのピーク値は係数ROM14 6に入力される。係数ROM146では、入力されたデ ジタルピーク値とある基準値とを比較し、その差分値に 所定の係数を掛けてノイズの除去および所定の制御特性 になるような重み付けを行った検出結果信号をD/Aコ ンバーター147に出力する。

【0035】ここで、温度が変化した場合のV-Tの変

変化の一例を図18に示す。図18に示すように、温度が変化しても書き込み開始直後(時刻 0)の突入電流は殆ど変化しないが、その後の流れる電流値の緩和の仕方が温度によって変化して行く事が分かる。従って、前述のようにタイミング信号16を遅延回路100で遅延させることにより、温度変化に依存しない突入電流部分を回避して、温度変化によって変化する緩和部分の電流値を検出することが出来る。通常、遅延回路100での遅延量は2~3[μs]程度に設定しておく。

13

【0036】電流変動検出回路110の係数ROM14 6での基準値を図18に示すT2の場合の電流値に設定 しておくことにより、ラッチ回路145から係数ROM 146に入力されるデジタルの検出電流ピーク値が基準 値よりも高くなった場合、つまりT1に変化した場合に は係数ROM146から「一」の値が出力される。ま た、ラッチ回路145から係数ROM146に入力され るデジタルの検出電流ピーク値が基準値より低くなった 場合、つまりT3に変化した場合には係数ROM146 から「+」の値が出力される。係数ROM146から出 力されたデジタル信号はD/Aコンバーター147でア ナログ信号に変換され、オペアンプ148で所定の値に 増幅される。オペアンプ149ではオペアンプ148の 出力が「一」の場合には出力電圧を低下させ、オペアン プ148の出力が「+」の場合には出力電圧を上昇させ る。また、オペアンプ152ではオペアンプ148の出 力が「一」の場合には出力電圧を上昇させ、オペアンプ 148の出力が「+」の場合には出力電圧を低下させ る。従って、オペアンプ148の出力が「+」の場合に はオペアンプ152、149出力間の電圧差は広がり、 つまり表示用アナログ信号用低電圧側基準信号14と高 30 電圧側基準信号15の電圧間の差は広がり表示用アナロ グ電圧発生回路6のダイナミックレンジが拡大される。 また、オペアンプ148の出力が「一」の場合にはオペ アンプ152、149出力間の電圧差は狭まり、つまり 表示用アナログ信号用低電圧側基準信号14と高電圧側 基準信号15の電圧間の差は狭まり表示用アナログ電圧 発生回路6のダイナミックレンジが縮小される。従っ て、液晶パネル2に流入する緩和電流の変化を検出し て、すなわち温度変化などによるVIT特性の変動を検 出して、表示用アナログ信号のダイナミックレンジも適 40 応的に拡大・縮小が可能となる。

【0037】図19に電流変動検出回路110を全てアナログ素子で構成した場合のブロック図を示す。図19では、基準となる電流値を基準値設定用ボリューム171で設定する。また、基準値と検出した緩和電流のピーク値とはオペアンプ172で減算される。従って、オペアンプ172からは基準値との差が出力され、その差分値が、アナログスイッチ回路173、ホールドコンデンサ174、読み出し用FET175で構成されるサンプル・ホールド回路に保持される。サンプル・ホールド回 50

路に保持される電圧、すなわち基準値との差分値は、オ ペアンプ148で所定の値に増幅される。オペアンプ1 49ではオペアンプ148の出力が「一」の場合には出 力電圧を低下させ、オペアンプ148の出力が「+」の 場合には出力電圧を上昇させる。また、オペアンプ15 2ではオペアンプ148の出力が「一」の場合には出力 電圧を上昇させ、オペアンプ148の出力が「+」の場 合には出力電圧を低下させる。従って、オペアンプ14 8の出力が「+」の場合にはオペアンプ152、149 出力間の電圧差は広がり、つまり表示用アナログ信号用 低電圧側基準信号14と高電圧側基準信号15の電圧間 の差は広がり表示用アナログ電圧発生回路6のダイナミ ックレンジが拡大される。また、オペアンプ148の出 力が「一」の場合にはオペアンプ152、149出力間 の電圧差は狭まり、つまり表示用アナログ信号用低電圧 側基準信号14と高電圧側基準信号15の電圧間の差は 狭まり表示用アナログ電圧発生回路 6 のダイナミックレ ンジが縮小される。従って、デイジタル素子を用いず に、つまり回路規模を大きくすることなく、全アナログ 素子構成で液晶パネル2に流入する緩和電流の検出が可 能であり、温度変化などによるV-T特性の変動に対し て表示用アナログ信号のダイナミックレンジも適応的に 拡大・縮小が可能となる。

14

【0038】さらに、通常は垂直ブランキング期間内で V-T特性変動検出を行うが、液晶表示装置に入力され る映像信号中にV-T変動検出用のデジタル表示信号電 圧が含まれている場合、もしくは一走査線の映像信号が 同一の信号で合った場合にも、信号線ドライバー4に流 れる電流を検出することにより、上記のようなV-T特 性変動を検出することが出来る。

【0039】 (実施例3) 図20に、本発明の実施例3 に係る液晶表示装置のブロック図を示す。図20に示す 液晶表示装置では、V-T変動検出回路1での検出結果 により、表示タイミングコントローラー8に表示ON/ 制御信号20を返す構成となっていることが特徴であ る。図21に表示ON/制御信号20を作成する場合の 電流変動検出回路110構成例を示す。この例では、パ ネルに流れる電流値の検出値が基準値から大きく変化し た場合に、ROMから表示ON/制御信号20を表示タ イミングコントローラー8に出力する。表示信号電圧コ ントローラー8では、表示ON/制御信号20により、 表示信号電圧の値を零、つまり対向電極との電位差が最 小になる値としたり、逆に表示信号電圧の値を対向電極 との電位差が最大となる値にしたりする。温度が大きく 低下した場合には液晶の応答速度も低下し表示も難しく なって来るため、表示タイミングコントローラー8では 信号線ドライバー4に供給するデジタルの表示信号電圧 を零とする。また、反対に温度が大きく上昇した場合に は液晶のスメクチック相が変化して表示が出来なくなっ て来るため、表示タイミングコントローラー8では信号 線ドライバー4に供給するデジタルの表示信号電圧を対 向電極との電位差が最大となる値にする。このように対 向電極との電位差が最大となる値にして一定周期極性反 転を行うこと、すなわち配向処理信号を印加することに より、温度が高温から徐々に低下していった場合には液 晶の配向状態の改善を行うことが出来る。つまり、電圧 を印加した状態での配向処理を行なうことができる。

【0040】なお、V-T特性変動からの温度変化の検 出は実施例2までに述べて来た方法で行う。

(実施例4)図22に、本発明の実施例4に係る液晶表 10 示装置のブロック図を示す。図22に示す液晶表示装置 では、V-T変動検出回路1での検出結果により、バッ クライト駆動回路を制御しバックライトの発光量を可変 とする構成となっている。つまり、温度低下によりVー T特性が変動した場合にはV-T変動検出回路1により 温度の低下程度が検出可能であるので、その検出結果に 従ってバックライト23を駆動する駆動電流を増加させ てバックライト23の発光量を増加させ、バックライト 23の発熱により液晶表示装置の温度低下を緩和する。 また、温度上昇によりV-T特性が変動した場合にはV 20 - T変動検出回路1により温度の上昇程度が検出可能で あるので、その検出結果に従ってバックライト23を駆 動する駆動電流を低下させてバックライト23の発光量 を低下させ、バックライトの発熱を抑えて、液晶表示装 置の温度上昇を緩和する。

【0041】なお、V-T特性変動からの温度変化の検 出は実施例2までに述べて来た方法で行う。また、実施 例3で述べた表示信号を零とした場合や電圧を印加した 状態での配向処理の場合にはバックライトを消灯しても 良い。

【0042】また、これまでの実施例は、変動検出パタ ーン発生用ROMや演算回路および制御回路をマイクロ プロセッサーで行うことやビット精度の加減など、本発 明の主旨を変えない範囲で種々変更しておこなう事が出 来る。

[0043]

【発明の効果】以上説明したように、V-T特性に生じ た特性変動に対して表示信号電圧のダイナミックレンジ やオフセット値を可変することによって、コントラスト の向上と輝度差妨害の防止を共に解決した液晶表示装置 40 を得る。

【図面の簡単な説明】

【図1】 本発明の実施例1に係る液晶表示装置のブロ ック図

本発明の実施例1に係るV-T変動検出回路 【図2】 のブロック図。

【図3】 本発明の実施例1に係るAFLCのV-T特 性図

【図4】 本発明の実施例1に係るAFLCのI-V特 性図

【図5】 本発明の実施例1に係る電流検出回路のブロ ック図

【図6】 本発明の実施例1に係る電流変動検出回路の ブロック図

【図7】 本発明の実施例1に係るタイミングチャート

【図8】 本発明の実施例1に係る変動検出回路の構成

【図9】 本発明の実施例1に係る電流変動検出回路の ブロック図

【図10】 本発明の実施例1に係るタイミングチャー

【図11】 本発明の実施例1に係るV-T変動検出回 路のプロック図

【図12】 本発明の実施例1に係る電流変動検出回路 のブロック図

【図13】 本発明の実施例1に係る電流変動検出回路 のブロック図

【図14】 本発明の実施例2に係る液晶表示装置のブ ロック図

【図15】 本発明の実施例2に係るV-T変動検出回 路のブロック図

【図16】 本発明の実施例2に係る電流変動検出回路 のブロック図

【図17】 本発明の実施例2に係るタイミングチャー ト

【図18】 本発明の実施例2に係るV-T特性変動と 電流変化を示す図

【図19】 本発明の実施例2に係る電流変動検出回路 のブロック図

【図20】 30 本発明の実施例3に係る液晶表示装置のブ ロック図

【図21】 本発明の実施例3に係る電流変動検出回路 のブロック図

【図22】 本発明の実施例4に係る液晶表示装置のブ ロック図

【図23】 従来の液晶表示装置に係る液晶材料の透過 率特性を示す図

【図24】 従来の液晶表示装置に係るV-T特性を示 す図

【符号の説明】

1…V-T変動検出回路 2…液晶パネル 3…走査線 ドライバー

4…信号線ドライバー 5…対向電極駆動回路 6…ア ナログ電圧発生回路

7…アナログ信号切り換え回路 8…表示タイミングコ ントローラー

9…映像信号入力 10…同期信号入力 11…アナロ グ信号切り換え信号

12…V-T検出用アナログ信号 13…表示用アナロ 50 グ信号

特開2000-193941

14…表示用アナログ信号用低電圧側基準信号

15…表示用アナログ信号用高電圧側基準信号

16…V-T変動検出用タイミング信号

17…対向電極駆動基準電圧

18…表示信号電圧データ 19…走査信号データ 2

17

0…表示ON/制御信号

21…バックライト制御信号 22…バックライト駆動 回路 23…バックライト

100…遅延回路 101…カウンター 102…RO

103、147…D/Aコンバーター 104、11 2, 113, 114, 115, 120, 121, 122 148, 149, 150, 151, 152, 163, 1 64、172、173…オペアンプ

105…電流検出回路

106…アナログ検出信号 107…デジタル検出信号 108…検出開始信号

109…電流検出結果 110…変動検出回路 111 …雷流検出用抵抗

116…動作点設定用ボリューム 117…ゼロ調整用 ボリューム

123…絶対値出力 124…微分出力 125、12 7…コンパレーター

126…検出時間枠 128…ゼロクロス点出力 12 9…排他的論理和回路

130…ゼロ点出力 131、136、137、…論理 積回路

132…遅延素子 133…フリップフロップ回路

134…フリップフロップ回路出力 135フリップフ ロップ回路反転出力

138、139、140、141、144、145…ラ ッチ回路 142…減算回路

10 143…加算回路 146…係数ROM 153…反転 電位調整用ボリューム

160…ラッチパルスゲート信号 161…カウンター 出力信号

162…絶対値回路 165、166、173…スイッ チ回路

167…ピークホールドコンデンサ 168、175… FET

169…A/Dコンバーター


170…1走査線遅延回路 171…比較基準設定用ボ 20 リューム

174…差分値ホールドコンデンサ


200…V-T特性のオフセット電圧


201…V-T特性の非飽和領域


【図1】





【図2】














【図6】







【図8】




【図9】




【図11】




【図12】




【図13】





【図14】





【図16】













.105 電流 検出回路


【図20】




【図19】



【図21】



【図22】



フロントページの続き

(72) 発明有	長田	件之	
	神奈川	川県横浜市磯子区新磯子町33番地	株

式会社東芝生産技術研究所内

(72) 発明者 飯田 理恵子 神奈川県横浜市磯子区新磯子町33番地 株

式会社東芝生産技術研究所内

(72) 発明者 伊藤 剛

神奈川県横浜市磯子区新磯子町33番地 株

式会社東芝生産技術研究所內

F ターム(参考) 2H093 NC16 NC25 NC26 NC27 NC28

NC58 NC59 NC65 ND04 ND33

NF19 NF20

5C006 AA01 AA16 AF44 AF46 AF52

AF61 AF73 AF81 AF82 BA12

BA13 BB16 BB29 BC03 BC12

BF04 BF06 BF07 BF08 BF11

BF14 BF22 BF25 BF26 BF28

BF38 EA01 FA18 FA54

5C080 AA10 BB05 DD03 DD20 EE28

FF11 JJ02 JJ03 JJ04 JJ05